LED電源噪聲測(cè)量的挑戰(zhàn)及解決之道

文章來源:恒光電器

發(fā)布時(shí)間:2013-10-21

瀏覽次數(shù):次

 當(dāng)今的計(jì)算機(jī)、PAD、手機(jī)、通信系統(tǒng)設(shè)備等電子產(chǎn)品，處理速度越來越快，設(shè)計(jì)，運(yùn)算能力越來越強(qiáng)，其電源的設(shè)計(jì)也越來越復(fù)雜。進(jìn)入21世紀(jì)后，芯片的制作工藝由0.18um逐步升級(jí)到了95nm、65nm、45nm，晶體管的集成度更高、主頻更高、供電電壓更低，這給產(chǎn)品的電路設(shè)計(jì)與調(diào)試帶來了更大的挑戰(zhàn)。在90年代，口碑，芯片的供電通常是5V和3.3V，使用CMOS或TTL電平，而現(xiàn)在，很多數(shù)字電路芯片的核心電壓以及IO電平都小于3.3V，以最常用的內(nèi)存芯片為例，最古老的SDR SDRAM供電電壓為3.3V，DDR SDRAM為2.5V，DDR2為1.8V，DDR3為1.5V，而最新的DDR4的供電電壓為1.2V，其VREF只有0.6V。這些電路的供電電壓越來越小，對(duì)電源噪聲的要求也更加嚴(yán)格，如何設(shè)計(jì)低噪聲的電源、并且準(zhǔn)確測(cè)量其電源噪聲非常關(guān)鍵，本文將從電源完整性(Power Integrity，簡(jiǎn)稱PI)的角度，簡(jiǎn)要分析電源噪聲測(cè)試中可能遇到的問題和相應(yīng)的解決方法。

電源噪聲與PDN

在通信、計(jì)算機(jī)產(chǎn)品中，不論是CPU、GPU、FPGA、DDR3，照明方案，其芯片內(nèi)部都有成千上萬的晶體管，芯片內(nèi)不同功能的電路有不同電源，比如核心電路的電源VCore、輸入輸出緩沖(IO Buffer)的電源、內(nèi)部時(shí)鐘或PLL的電源等等，這些電源都來自于單板的上直流穩(wěn)壓電源模塊。

下圖1為某芯片的電源分布網(wǎng)絡(luò)(Power Distribution Network，簡(jiǎn)稱PDN)示意圖，恒光電器,照亮您的生活，芯片的供電環(huán)路從穩(wěn)壓模塊VRM(Voltage Regulator Module)開始，經(jīng)過PCB上電源地網(wǎng)絡(luò)、芯片的ball引腳、芯片封裝的電源地網(wǎng)絡(luò)，最后到達(dá)ic上的硅片。

當(dāng)芯片上各種功能電路同時(shí)工作時(shí)，穩(wěn)壓電源模塊VRM無法實(shí)時(shí)響應(yīng)負(fù)載對(duì)于電流需求的快速變化，芯片上的電源電壓發(fā)生跌落，從而產(chǎn)生電源噪聲，為了保證輸出電壓的穩(wěn)定，質(zhì)量，需要在封裝、PCB上使用去耦電容和合理的電源平面與地平面對(duì)。從目前電源完整性分析的角度看，LED照明工程，業(yè)內(nèi)普遍認(rèn)為在PCB上可以處理到幾百兆赫茲PI問題，更高頻率的電源完整性問題需要在芯片和封裝設(shè)計(jì)時(shí)解決。原因在于：

l，在板級(jí)PI設(shè)計(jì)時(shí)，需使用容值較小、等效串聯(lián)電感(ESL)較小的陶瓷電容來去耦，比如0603封裝的0.1uf、10nf電容，但是電容的PWR/GND布線、過孔帶來的寄生電感會(huì)增大電感，使去耦電容的有效工作頻率降低，很難超越幾百M(fèi)Hz;

2，即使板級(jí)PI設(shè)計(jì)能解決GHZ的PI問題，照明方案，電源的電流還需經(jīng)過芯片焊接到PCB的ball、封裝上的電源/地平面，到達(dá)用電的晶體管還有較長(zhǎng)的距離，效果不大。PI設(shè)計(jì)時(shí)把高于幾百M(fèi)Hz的去耦放到了芯片和封裝上，口碑，PCB上解決kHz – 幾百M(fèi)Hz的去耦問題。

因此，對(duì)于板級(jí)的電源噪聲測(cè)試，使用帶寬500M以上的示波器足夠了。由于篇幅有限，關(guān)于芯片級(jí)PI和板級(jí)PI設(shè)計(jì)、去耦電容選擇等，建議查閱電源完整性書籍。

電源噪聲(Power Noise)與電源紋波(Power Ripple)

電源噪聲與紋波是工程師經(jīng)常遇到且容易混淆的兩個(gè)概念，盡管是非常普及的測(cè)試項(xiàng)目，但是還沒有國(guó)際協(xié)會(huì)和標(biāo)準(zhǔn)組織定義如何測(cè)量DC電源的電源紋波和噪聲。如下圖2所示為直流電源輸出部位測(cè)量到的紋波和噪聲示意圖，藍(lán)色波形為紋波，紅色波形為噪聲，通常紋波的頻率為開關(guān)頻率的基波和諧波，而噪聲的頻率成分高于紋波，是由板上芯片高速I/O的開關(guān)切換產(chǎn)生的瞬態(tài)電流、供電網(wǎng)絡(luò)的寄生電感、電源平面和地平面之間的電磁場(chǎng)輻射等多種因素產(chǎn)生的。近年來，業(yè)界已逐漸統(tǒng)一認(rèn)識(shí)，認(rèn)為在PDN的source端(VRM)測(cè)量的是電源輸出的紋波，而在sink端(芯片)測(cè)量的是電源噪聲。

對(duì)于電源紋波的測(cè)量，業(yè)界常用示波器限制20M帶寬后，測(cè)量的DC電源輸出的波形峰峰值即為電源紋波。建議在以下幾種情況時(shí)測(cè)量電源紋波(帶寬限定為20MHz)：

1，電源芯片廠商的數(shù)據(jù)手冊(cè)規(guī)定時(shí)

2，測(cè)量AC-DC電源時(shí)，比如ATX電源的輸出

3，測(cè)量穩(wěn)壓電源模塊輸出時(shí)

4，測(cè)量直流參數(shù)時(shí)，或板上電路工作速率很低時(shí)

從PI的角度來看，無論是線性LDO電源、還是開關(guān)電源，都只能提供低頻段(kHz-MHz)的穩(wěn)定電源輸出，電源的高頻部分是依靠PCB、封裝以及芯片內(nèi)具有快速充電、放電功能的電容來實(shí)現(xiàn)的。當(dāng)板上芯片工作速率在幾十MHz以上時(shí)，必須測(cè)量電源噪聲，探測(cè)點(diǎn)盡量要靠近待測(cè)試芯片的電源引腳。